一种基于前馈网络素数Sigma—Delta调制器优化设计,本文关于Sigma论文范文,可以做为相关论文参考文献,与写作提纲思路参考。
Sigma论文参考文献：
摘 要：Sigma-Delta调制器是小数分频锁相环（Phase Locked Loop, PLL）中的关键模块,其噪声整形效果直接影响PLL的输出杂散、频率精度等性能.已有调制器均不能同时解决输出序列周期短、输出小数值无法覆盖0到1以及输出存在误差问题.针对这些问题,提出了一种新型的、基于前馈网络的素数调制器结构,使调制器的输出序列周期在任何输入值和初始值下都能达到M3,比传统调制器增大约M2/2倍,解决了已有调制器的输出序列周期短的问题,其中M为比2n0小的最大素数,n0为调制器中加法器的位数.提出的调制器还保证了输出小数值能够覆盖0～1、输出无误差.仿真结果表明,得益于输出序列周期更长,提出的调制器比已有的调制器更能有效去除输出量化噪声功率谱中的毛刺,噪声整形性能更接近理想调制器.
关键词：Sigma-Delta调制器；量化噪声；功率谱；前馈网络；素数
中图分类号：TN74 文献标识码：A
Abstract：As the key module of fractional-N PLL（Phase Locked Loop）, the Sigma-Delta modulator can significantly improve the performance of the fractional-N PLL by the way of noise shaping. However, when it comes to the three most important specifications： the output sequence cycle, the range and the error, the now existing modulators cannot improve them at the same time. As a contrast, the proposed novel Sigma-Delta modulator ameliorates the aforementioned three specifications simultaneously by adding a feed forward between two adjacent stages and adjusting the modulus of adders to prime number. Regardless of the input value and initial conditions, the presented modulator guarantees a sequence length of M3, which is almost M2/2 times of that in traditional modulator, where M is the largest prime number smaller than 2n0, and n0 is the bit width of adders. The simulation results show that, compared with the existing modulators, the proposed modulator can effectively remove the spur in the output spectrum and make it more close to the ideal Sigma-Delta modulator.
Key words：Sigma-Delta modulator； quantized noise； power spectrum； feed forward； prime number
小数分频器是锁相环（Phase Locked Loop, PLL）频率综合器中的关键模块[1],它解决了整数分频PLL中输出频率精度受限于输入参考频率的问题[2].传统的小数分频器是基于数字累加器,小数分频值α直接决定了累加器的输出y[n]的周期,使PLL的输出功率谱在距离中心频率α·fref处产生小数杂散,其中fref为PLL的输入参考频率[2].Sigma-Delta调制器凭借着优秀的噪声整形性能解决了小数杂散问题,被广泛地应用于小数分频PLL中[3-5].
然而,传统的Sigma-Delta调制器在某些特定输入下输出序列周期仍然很短,使调制器的输出量化噪声功率谱存在严重的毛刺,影响PLL输出杂散.通过对调制器的输入施加抖动可以有效地打乱调制器的输出序列,达到延长序列周期的效果[6-7].然而,在施加抖动的同时也引入了抖动噪声,拉高了调制器的输出噪底.针对这个问题,文献[8]在高阶调制器中添加额外的延迟单元,并对抖动噪声施加二阶高通滤波器,从而降低了低频处量化噪声的噪底,但该结构使原本为高通的量化噪声传输函数变成了带通[8].文献[9]对多级调制器中第一阶调制器设定奇数初始值来延长序列周期,但这种方式并不能显著地增长序列周期,并且即使调制器的阶数增加,序列周期长度仍然不变.文献[10]通过设定调制器中加法器的模值为素数,保证了调制器在任何输入下的序列周期均能达到该素数值,同样地,这种结构中仅第一阶调制器起到了延长序列周期的效果,第二阶及以上的调制器对输出序列周期无任何贡献.文献[11-12]在传统的一阶调制器上施加了额外的反馈,使输出序列周期随着调制器阶数的增加呈指数增长,但该结构的输出小数范围无法覆盖0～1,导致PLL的输出频率存在死区,此外,该结构的输出和设定值之间存在误差,引起PLL输出的频率偏差.文献[13]在多级调制器之间施加额外的前馈电路,较大程度上增长了输出序列周期,然而,当调制器输入为某些特定的数时,第一阶调制器输出序列周期很短,影响了整体的输出序列周期.
针对已有的Sigma-Delta调制器存在的这些问题,本文提出了一种改进的调制器结构,通过设定每一阶调制器中加法器的模值为素数,并在相邻阶数调制器之间施加前馈电路,不仅保证了输出小数范围能覆盖0～1,输出不存在误差,而且使调制器输出序列周期达到M3,比传统结构增大了约M2/2,其中M为比2n0小的最大素数,n0为调制器中加法器的位数.仿真结果表明,提出的调制器结构能更有效地消除量化噪声功率谱上的毛刺,噪声整形性能更接近理想调制器.
结论：适合Sigma论文写作的大学硕士及相关本科毕业论文，相关sigma什么意思中文开题报告范文和学术职称论文参考文献下载。
网络环境下高校计算机教学优化路径
摘 要：随着科学技术的发展，信息化水平的不断提高，高校学生获取计算机知识的途径越来越多，课堂仅仅是高校学生获取计算机知识的手段之一，从而使得课堂。
一种解决死区问题数字鉴频鉴相器设计
摘要：本文设计的数字鉴频鉴相器电路，解决了死区问题，增强了相位误差的检测能力，仿真结果显示输出各相位信号之间相位差恒定、输出信号抖动小、功耗低。。
信息办公平台网络优化设计
摘 要：文章对信息化数据管理的办公平台进行了设计与优化。通过合理的规划、科学管理，针对不同业务应用，在计算网路应用方面采用各自独立的技术，充分发。
低碳经济下物流优化设计网络均衡分析
摘要：新时代背景下，市场经济体制不断改革，科学技术不断进步，人们消费理念和生活习惯发生改变，城市内部和城市之间物流量不断增加，物流活动碳排放受到。